MOS管電流電壓特性方程-飽和區及非飽和區

MOS管是一個電壓控制器件，在柵壓作用下，只要溝道形成，MOS管就工作在飽和區或非飽和區（不考慮器件擊穿）。飽和區與非飽和區是以漏極處的溝道是否夾斷來劃分的，在特性曲線上是以VDS大于（VGS-VT）還是小于（VGS-VT）來劃分的。MOS管電流電壓特性。下面我們分別研究一下非飽和區與飽和區的溝道電流與柵壓、漏電壓之間的定量關系。

1、非飽和區的電流-電壓特性

圖1-22為N溝道MOS管的結構模型，這里規定源極接地。為建立數學關系，假設源和襯底在表面的交點處定為坐標原點o，方向規定為從原點指向Si襯底，方向規定為從原點指向漏擴散區。在VG作用下，形成通導的反型層是很薄的，如在10nm左右。在源和漏之間（沿方向）的電場作用下成為電流通道?？梢?，MOS管的電流是由平行于Si表面的一薄層電流構成的。設溝道長度為L，寬度為W，假定VD≈0，即器件充分工作在非飽和區，從源到漏都已充分形成反型溝道，而沒有夾斷點。MOS管電流電壓特性。

下面，我們來分析和導出非飽和區的電流-電壓特性方程。

我們先考慮溝道區處一小段情況。假設處的溝道電壓降為：

為沿方向的溝道電流，dR為溝道段的溝道電阻，這里

其中，A是處的溝道截面，，于是：

其中，為溝道電阻率，為表面電子遷移率，為溝道點的電子濃度。

所以

在點溝道中單位面積的電荷量為：

代入（1-32）式得：

經整理得：

大家知道，當柵電壓等于閥值電壓時，溝道剛剛形成，若柵壓進一步增加，超過閥值電壓時，將在金屬柵極單位面積上產生電荷增量而在氧化層電容器的另一邊產生單位面積電荷即為溝道中單位面積的可動電荷顯然，將降落在溝道里，在點的數值為：

其中，為漏源電壓在點的電壓降。所以在點溝道中的電荷密度為：

將（1-37）式代入（1-35）式，得到：

對（1-88）式兩邊積分，就得到MOS管非飽和區的電流-電壓特性方程。

于是，得到非飽和區的溝道電流方程為：

2、飽和區的電流一電壓特性

上面的分析，是假定在柵下面Si表面處處都形成了良好的溝道，VD是很小的。但是當VD增加到某值時，由于VD的作用，柵下面靠近漏處的溝道被夾斷，在這情況下，就稱為溝道電流達到了“飽和”。顯然，在夾斷點可動溝道電荷等于零，即：

所以：

這就是MOS管進入飽和區的條件，將這條件代入方程（1-39）中去，就得到飽和區溝道電流-電壓特性方程。

3、MOS管的漏源電流公式與導電因子

（1）電流公式

下面把（1-39）和（1-41）式改寫成適合于在工程設計中常用的形式。我們規定源極為電壓的基準點，從漏極流向源極的電流為正電流方向，用IDS表示，MOS管電流電壓特性，如圖1-23所示。

當VDS<VGS-VT時，MOS管工作在非飽和區，根據的關系，可寫出N溝道MOS管漏源電流公式為：

當時，可以寫出飽和區的漏源電流公式為：

若令

于是MOS管的電流公式可改寫為：

這兩個公式也適用于PMOS管，差別在于漏源電流方向與NMOS品體管相反，所以要在式子前加個負號。

用這兩個電流公式來解釋特性曲線是比較方便的。當VDS一定時，IDS隨VGS的增大而增大，說明隨著VGS的增大，溝道加寬。在非飽和區，VDS很小時，公式中的項可以略去，所以IDS隨VGS呈線性增加：但當VGS較大時（仍在非飽和區），項不能略去，所以

IDS隨VGS的增加速率逐漸減慢，特性曲線逐漸彎曲，即溝道電阻逐漸增大。

在飽和區，漏電流公式與VDS無關，所以IDS不隨VGS增大而上升。但實際測量表明，IDS隨VGS的增加也有所增加。這是因為實際的溝道受到漏電壓的調制，使得實際的溝道長度隨著VGS的增加而縮短，如圖1-24所示。其中L為溝道長度，L’是溝道夾斷點到漏擴散區邊緣的距離，可用學邊突變結近似估算為：

所以隨著VDS的增加，L’隨之增大，有效溝道長度L-L’隨之減小，因此IDS隨VGS的增加略有增加。要使飽和區的輸出特性曲線比較平坦，設計時可使溝道長度取得長一些。

（2）導電因子

電流公式中k通常稱為導電因子或稱k常數，k’稱為本征導電因子或稱本征k常數，其單位為A/V²或mA/V²，在MOS管的設計中，k’常數是一個重要參數，從（1-44）式看到，本征導電因子k’除了與工藝直接有關以外，還直接與反型層中載流子平均遷移率有關。實驗證明，反型層中載流子平均遷移率低于體內的遷移率，且與襯底材料的晶向、雜質濃度、柵壓以及工藝條件有關。圖1-25給出反型層中載流子遷移率與晶向和有效柵壓的關系。圖1-25（a）為空穴遷移率的實驗結果，圖1-25（b）為電子遷移率的實驗結果。P溝道MOS電路生產中，襯底材料常選用（100）或（111）晶面的Si單晶片。設計計算時空穴遷移率一般可從圖中?。?/span>

對于N型反型層中的電子遷移率，一般認為比表面的空穴遷移率約高3倍。在設計中，常取該值約為體內遷移率的一半。表面遷移率比體內遷移率小，大致有兩個原因：主要是表面存在著不少缺陷形成散射中心，使表面的散射比體內強烈；另外，在溝道區中，存在著與載流子運動方向垂直的強電場，這一電場使反型層中的載流子濃度增加，使Si-SiO2界面的散射幾率也增加，所以使表面遷移率下降。在實際測量中，當VGS 較高時，輸出特性曲線會隨VGS的增高而發生卷縮，MOS管電流電壓特性，如圖1-26所示。還必須指出，在具體計算k因子時，實際的溝道長度應該取扣除了橫向擴散后的數值，即為結深，L為光刻掩膜設計的尺寸，如圖1-27所示。

聯系方式：鄒先生

聯系電話：0755-83888366-8022

手機：18123972950

QQ：2880195519

聯系地址：深圳市福田區車公廟天安數碼城天吉大廈CD座5C1

請搜微信公眾號:“KIA半導體”或掃一掃下圖“關注”官方微信公眾號

請“關注”官方微信公眾號:提供  MOS管  技術幫助