MOS存貯器-隨機存取貯器（RAM）結構和讀寫過程的特征

在MOS集成電路中，可以根據電路的復雜程度和每個芯片所含的元件多少，分為小規模集成電路、中規模集成電路、大規模集成電路和超大規模集成電路。一般認為，每芯片含有100個元件以下，為小規模集成電路；100~1000個元件為中規模集成電路；1000個元件以上的為大規模集成電路；10萬個元件以上為超大規模集成電路。MOS隨機存儲器ram。

在MOS大規模集成電路領域中，最有重要地位的是存貯器，如由移位寄存器組成的串行存貯器、隨機存取存貯器（RAM）、只讀存貯器（ROM）和可編程序只讀存貯器等幾種類型。與MOS器件的基本結構形式相似的電荷耦合器件（CCD），由于具有結構簡單，使用范圍廣等優點，目前發展速度極為迅速，已成為大規模集成電路的新秀。

本章主要介紹MOS存貯器中的隨機存取存貯器、只讀存貯器及電荷耦合器件的工作原理和電路結構。

MOS存貯器

MOS存貯器是一種能存取邏輯信息的功能部件，大量的存貯器便可組成存貯系統，它是各種類型電子計算機的主要組成部分之一，也廣泛地被其它電子技術所采用。MOS隨機存儲器ram它好象人的大腦皮層一樣,，能把計算機工作所需的指令及運算的數據存貯起來，或者按需要取出。存貯器的需求是大量的，它的性能優劣，直接影響著電子計算機的水平。

一、隨機存取存貯器（RAM）

隨機存取存貯器（RAM），由許多存貯單元組成，它的每一個存貯單元，都可按一定要求的順序，存入或取出所需的二進制信息。MOS隨機存取存貯器有靜態和動態兩種。動態RAM 具有功耗低、集成度高、速度快的優點；靜態RAM性能穩定，使用方便。

一個完整的MOS存貯器系統，應包括存貯陣列、地址寄存器、地址譯碼器、讀/寫驅動器、再生放大器、讀/寫控制、數據寄存器，時序脈沖發生器等部件，如圖4-1所示。

下面我們將著重介紹存貯器中存貯單元的結構及其存貯原理，并結合工作原理簡要介紹幾個典型存貯器的完整結構，以便對隨機存取存貯器有個完整的了解。

1、靜態MOS存貯單元

（1）單溝道六管靜態存貯單元

圖4-2為六管靜態存貯單元，它是靜態MOS RAM陣列中的一個最小重復單元，可以存貯“1”或“0”兩種信1os息。靜態MOS存貯單元本質上是個觸發器，它是由兩個相互反饋的倒相器構成。,MOS隨機存儲器ram為了能夠讀出或寫入數據，在基本觸發器的兩個輸出端分別連接了兩個受讀/寫位線D寫控制的耦合器件，作為門控管，這兩個門控管的柵與字線連接。觸發器通過門控管與位線耦合。在讀寫過程中，首先要在字線上加尋址脈沖，使某一單元被選中。下面介紹它的讀/寫過程。

①寫入 當這一單元被選中（即在字線W上加“1”脈沖），使導通。若要將“1”寫入單元，就要在D線上加“1”電平，在線上加“0”電平，使截止，導通，即“1”被寫入單元。若要寫“0”，只要在D線上加“0”電平，在線上加“1”電平，使導通，截止，這時“0”就被寫入單元。

當單元被寫入“1”或“0”以后，字選擇脈沖過去，使關閉，被寫入基本觸發器的“1”或“0”將長期穩定下來。

②讀出 當單元中存的信息要讀出時，首先使這一單元被選中，使導通。若單元中存的是“1”，則導通，截止，位線經接地。因直接與讀出放大器相接，這樣，地電位被接至讀出放大器，以電壓的形式讀出。MOS隨機存儲器ram當然也可用電流的形式讀,出，因為導通接地，就有一股電流通過讀出放大器到地，這一電流被讀出放大器感覺而鑒別出來，就表示單元中存著“1”信息。如果不導通，就無電流通過，表示單元中存的是“0”。

（2）CMOS六管靜態存貯單元

利用兩個OMOS倒相器相互耦合，并加以適當的耦合器件，便組成CMOS結構的靜態存貯單元，如圖4-3所示。其中為兩個耦合門管。

由于N溝道器件的開啟電壓比較低，而且載流子的遷移率大，因此耦合器件多采用N溝道MOS管。

用CMOS結構組成存貯單元，具有一些獨特的優點：

①功耗低 每位靜態功耗約為10nW，僅在轉換的動態過程中才消耗有限的一點功耗。

②采用單一工作電源 電源電壓的變化范圍較大，在3~16V之間都可以工作。

③抗干擾性能強 可達到50%的。

其缺點是集成度較單溝道MOS存貯單元低。

2、動態MOS存貯單元

靜態存貯單元管子數多，單元占用面積較大，不利于大容量存貯器的發展。為了縮小單元面積，提高集成度，發展了動態四管、三管和單管單元。下面就分別介紹這些動態存貯器的結構和工作原理。

（1）四管動態存貯器

動態存貯器是靠節點電容上的電荷暫存效應存貯信息的。它的工作是在時鐘脈沖控制下進行的。由于電容存貯電荷的時間不能太長，所以要求定期對所存貯的信息進行刷新。

①存貯單元

圖4-4（a）中四管組成四管動態存貯單元，其中為存貯管，管為門控管，從形式上看是六管單元省掉了兩個負載管。當單元未被選中，和截止，存貯單元處于維持狀態，信息存在的柵節點電容上。

②讀寫原理

存貯單元的讀寫分為寫入“1”、寫入“0”和讀出三個部分。

a.寫入“1”當字選擇線上為“1”電平，使導通，并分別在數據線D上加“1”電平，在線上加“0”電平，于是就被充電，使導通，而通過導通的對地放電，使截止。這樣“1”就存入單元（即）。

b.寫入“0”情況與寫“1”相似，當字選擇脈沖來到后，只要在線上加“1”，D線上加“0”。這時被充電，導通；通過對地放電，使截止。于是“0”就被寫入單元。

0.讀出 在讀操作時，先使數據線D和都為1。當單元被選中后，若原來存貯單元中存的“1”，由于導通，將有電流從線經到地，這個電流可用讀出放大器檢出。MOS隨機存儲器ram。而是截止的，和數據D線回路沒有電流流過，所以D線仍保持“1”電平，而同時經對充電，使信號得以刷新，恢復原來漏去的電荷。

若原存信號為“0”則結果與上述相反，最后使D=0，，如圖4-4（b）所示。

從動態四管單元的分析可以看出，在讀操作過程中，同時也存在刷新過程。

③存貯器全圖

為了讓大家對隨機存取存貯器的工作有個完整的概念，下面介紹1024位動態RAM的完整結構及其工作原理。圖4-5所示的1024位RAM是用硅糖N溝工藝制成，存貯陣列是由四管動態單元組成，它的組成情況如下：

a.存貯矩陣 由32行×32列存貯單元構成，其容量為1024字×1位。存貯矩陣同一行所有單元的字選擇線都連在一起，共32條選擇線，分別接譯碼器的輸出端。同一列所有單元的數據線連在一起，通過列數據線（即位線）上的門管、...等與數據總線相聯，數據線上的門管由選擇線控制，當某一選擇線處于“1”電平時，數據線就和數據總線接通。

b.預充電管 每列數據線上都有預充電管，如第一列上的管。預充電管的電源電壓是。預充電管的柵極由時鐘脈沖控制。當時，導通，使各數據線都充電到。

C.地址譯碼緩沖器 地址緩沖器共有十個，方向和方向各五個，如圖4-5（b）所示。

地址譯碼緩沖器的輸出端分別與譯碼器的輸入端相聯，譯碼器的輸入端為和，譯碼器的輸入端為和。緩沖器正常工作需要兩相時鐘脈沖和控制。當時，和導通，使輸出和都為“0”。MOS隨機存儲器ram。由于地址緩沖器的輸出分別接地址譯碼器的輸入端，因此，全部地址輸入均為“0”。當過后，脈沖到來，使導通，于是根據輸入，地址譯碼緩沖器才有相應的和輸出，地址譯碼器也就有相應的輸入。

d.讀寫電路 各列數據線通過列線的選通門管與數據總線相聯，數據總線又通過片選控制門管與片外的數據（入/出）線聯通。當導通，就可對選中的單元進行讀寫。如果，數據輸入、輸出線與整個存貯器的數據總線隔斷，不能進行讀寫。

e.譯碼器和驅動器 譯碼器的每條輸出線都要控制32個存貯單元的64個傳輸管，電容很大，所以需要驅動器。驅動器由MOS管和電容組成，連接在管的柵、漏之間，稱為自舉電容，其結構如圖4-5（c）所示。這是一個雙值電容。當時，因反型層溝道與漏極聯通，所以電容很大；當時，只有柵、漏之間的覆蓋電容，接近于零。驅動管的漏極接地址選通脈沖當時，被選通的一路雖然導通，但是存貯矩陣的“字”選擇線仍為“0”電平，所以單元仍沒有被選通。只有當時，被選中的一行的“字”選擇線才為高電平。由于自舉電容的存在，當由“0”升為“1”時，驅動管的柵極電位也同時上升，使的導通電阻變得很小，所以驅動能力很大，能使字選擇線很快充電，位線的傳輸管很快導通，所以對提高速度有利。

整個RAM要用三組電源電壓；，襯底反偏電壓。還有三相時鐘脈沖和是片選脈沖，它們的高電平為12V，低電平小于0.5V。

下面我們來介紹它的讀、寫和刷新操作；

a.寫入 寫入開始，時鐘脈沖先到來。在時，片選脈沖都保持

“0”。在作用下，地址緩沖器的輸出都為“0”，譯碼器的輸入都為低電平，輸出均為高電平。另一方面，32列的數據線都充電到高電平。當脈沖結束后，由于漏電流很小，位線上的電位保持不變。

當由“1”轉為“0”，開始到來。此時根據地址緩沖器的輸入情況，決定各個地址緩沖器的輸出。地址緩沖器的輸出是與地址譯碼器的輸入相聯的，結果使得地址譯碼器和地址譯碼器的輸出線中各有一根被選中。例如地址碼為0000000000，則32個譯碼器中僅第一個輸出為高電平，其它全為低電平。同時32個譯碼器中僅使第一對位線上的門控管導通，其它都截止。

當過后，接著和片選信號到來，使門管導通。要寫入的數據送到輸入/輸出線上。如果要寫“1”，則在輸入/輸出線D上加“1”電平，在線上加“0”電平。由于地導通，數據便通過數據總線與被選中的一系列數據線聯通，寫入被選中的第一行第一列單元。

b.讀出 讀出操作時，使輸入端和都是高電平。當和為“1”時，被選中的單元與數據線聯通后，與單元中通導的管子相聯的數據線就有電流流過。例如導通時，則D線上有電流通過；如導通，則萬線上有電流通過，這個電流通過總線外的讀出放大器放大后，可鑒定該單元是“0”還是“1”。

c.刷新 大家知道，存貯器在讀出過程中，同時具有“刷新”的功能。當讀出時，同一字線上其它沒有被選中的存貯單元，它們的位線沒有與數據總線接通，所以位線上預充電管（如）要通過導通的門控管對單元進行“刷新”，以補充柵電容上漏去的電荷。存貯器還有專門“刷新”操作，是定時地一行、一行進行的。它的方法和讀出操作一樣，只是不要加片選信號。MOS隨機存儲器ram。刷新過程是逐行進行的。在一個刷新周期內，需要刷新32行。刷新一行所需的時間大致等于讀出周期時間，為了不使存貯的內容丟失，必須定期刷新，例如每隔2ms刷新一次，在刷新時間內不能進行讀寫。

圖4-6（a）、（b）分別是存貯器的寫入和讀出的工作時序圖。其中是預充電時鐘脈沖寬度，它要保證在數據線上建立穩定的5V電平。這取決于圖4-5中四管的導通電阻和數據線的分布電容。為地址碼的脈沖寬度，它要保證沒有被選中的譯碼器輸出端高電平放電到零。這取決于譯碼器輸入管的等效時間常數。是時鐘。和片選信號的脈沖寬度，這是使被選字線上門控管和片選管充分導通后，輸入的數據在數據線上建立穩定電平，并使存貯單元變成寫入所要求的穩定狀態的時間。如果是讀出，則保證讀出數據電流在輸出端穩定出現的時間。前者取決于管的導通電阻，數據線分布電容和存貯單元觸發器的翻轉時間；后者取決于這些管子的導通電阻。

表示存貯器速度的時間參數有：訪問時間（取數時間）和循環時間。訪問時間是指從地址碼輸入到有效數據輸出的時間。它包括地址譯碼器的延遲以及片選信號加入后在讀出電路上的延遲。循環時間指存貯器完成一定操作的基本時間周期，故也稱循環周期。所謂一定的操作，是指進行讀出-寫入或寫入一讀出時的各種操作。循環周期是指上述各種操作中最長的。圖4-6中的表示完成了寫入后再進行下一操作的周期，而表示完成了讀出后再進行下一操作的周期。循環周期由二者中大的一個決定。

（2）三管動態存貯器

①三管存貯單元 

三管單元的存貯器是目前應用最廣泛的存貯器。存貯單元有三種不同的形式：

a.單元 這是一種最基本的三管單元線路，如圖4-7（a）所示，它由三個管子、兩根讀寫選 擇線和兩根讀寫數據線以及一根地線組成。其中是存貯管；為讀出控制管，是寫入控制管。信息就存貯于管的柵極節點電容上，若兩端存貯信號1”，則導通，若兩端存貯信息為“0”，則截止。

b.單元 這由三個MOS管和兩根讀寫選擇線及一根數據線組成，如圖4-7（b）所示。其中的作用與上面單元相同。由于把兩根數據線合并成一根，故可以減小面積提高集成度。但是由于寫入和讀出數據僅用一根線，故需要增加讀寫控制電路。

c.單元 圖4-7（c）是這個單元的電路。從圖中看到，讀寫選擇線合為一條，其余與單元相同。

下面我們以存貯單元為例（圖4-8），來說明它的工作原理。

②存貯單元工作原理

a.讀出過程 讀出前，首先要加預充電脈沖，使么導通，對讀出線預充電，使它保持“1”電平（VDD），接著讀出選擇線將單元選通，使導通。若柵電容上存的信號為1”，處于導通狀態，于是，讀出線通過放電至“0”電平（）；若上存貯的信息為“0”，則截止，讀出線到地沒有通路，所以讀出線保持原來的“1”電平。這兩種不同的信息電平，通過讀出放大器檢出。MOS隨機存儲器ram。但必須注意，讀出的信息與單元中存貯的信息是相反的。

b.刷新過程 電路的刷新過程，首先是將單元中存貯的信息讀出來，經過刷新放大器放大后，再重新寫入單元，其過程如下：

首先加預充電脈沖P，使導通，使寫入線預充圖電至，接著，重復上述的讀出過程。讀出過程結束，讀出線上出現與單元存貯信息相反的電平。其中管由讀出線上的電平控制。若讀出線為“1”電平，則導通，加上刷新控制脈沖，使導通，寫入線就通過。放電至“0”，當寫選擇線被選通后，使導通，寫入線上的“0”信號就重新寫入到節點電容上。若原存信息為“1”，則讀出線為“0”，使截止，加了R脈沖后，寫入數據線從沒有通路，所以寫入線保持“1”電平。當寫選擇線被選通后，導通，“1”信號就重新寫入單元，存于柵電容上。其中的是刷新放大器。從上面分析看到，信息經過讀出和放大，兩次反相，所以刷新寫入的信息正好與原存貯器的信息同相。

c.寫入過程 首先，要重復上述的讀出刷新過程，等上述過程結束，給一個寫入脈沖W，使讀出線接地電位，使刷新放大器的截止，再把要寫入的信息由寫入線送入單元。

單元存貯信息的讀出、刷新和寫入，是被預充電脈沖選擇脈沖、刷新控制脈沖R和寫入脈沖W所控制的，顯然，這些控制脈沖必須保持嚴格的時序，以保證單元正確地工作。若控制脈沖的時序發生混亂，讀出和寫入就發生混亂，這是這種三管單元存貯器的一個缺點。

（3）單管動態存貯器

單管動態存貯器存貯單元的器件數目是最少的，因此可以獲得較高的集成度。在4K位以上的RAM中，幾乎都采用單管線路。它是大規模和超大規模RAM發展的主要形式。圖4-9為單管動態存貯器的部分電路圖。虛線包圍的部分即為單管存貯單元。MOS隨機存儲器ram。它是由一個MOS管和電容組成。作為門控管控制數據的進出，它的柵接讀寫選擇線（字線），的一端接數據線，另一端接存貯電容的數值應較大，要專門制作。為位線上的雜散電容。存貯單元的讀寫過程如下：

①寫入 當行、列譯碼器選址后，導通，接著施加寫入控制脈沖導通，加在線上的數據通過管以電荷的形式寫入存貯單元。

②讀出 行、列譯碼器尋址后，導通，由于此時截止。存于電容上的電荷就通過MOS晶體管輸出，同時向位線上的雜散電容O2充電。如果位線上的電容足夠小，并滿足的話，讀出數值受到的影響較小，就可被讀出放大器檢出，通過輸出。

實際上，由于上的電荷要給再分配，會造成讀出時的損失。下面，我們將定量分析一下讀出時信息的損失情況與存貯電容、位線分布電容的關系。

如果單元存貯信息“1”電平為，位線預充電的中間電平為，那么讀出前，在電容上的電荷撒分別為。讀出后，位線或在存貯電容的節點上將得到平衡后的“1”電平，這時上的電荷量分別為。根據讀出前后在上的電荷相等，所以讀出后的平衡電平為：

若單元存貯的信息為“0”，按同樣的道理，可寫出讀出后的平衡電平為：

從（4-1）（4-2）兩式看到，若。但是位線分布電容與每列的存貯位數成正比關系，存貯位數愈大，就愈大。由于位線還連接著讀出放大器，因此還包括讀出放大器的輸出和輸入電容，所以實際不可能比小。但是，為了盡可能縮小單元面積，提高集成度，不可能做得很大。因此讀出電壓將比存貯電容兩端的電壓下降很多，致使讀出信號非常微弱，而且存貯電容上的電荷每讀出一次，就要減少一些，造成存貯信號的破壞。MOS隨機存儲器ram。為了能保證存貯器正常工作，以便讀出微弱信號，必須有一個高靈敏度的讀出放大器，在每一列中有一個再生放大器，以補償讀出時破壞的數據。所以設計高靈敏度的再生放大器，是單管單元存貯器的關鍵。

與其它動態存貯器一樣，單管單元存貯器也要進行刷新操作。其過程是這樣的：當行、列譯碼器選址后，施加刷新控制脈沖，使導通，存于上的信息經高靈敏度讀出放大器放大，再經重新寫入存貯單元。圖4-10為采用硅柵工藝制作的單管存貯單元結構示意圖。從圖中看到，傳輸管的源擴散區與位線共用，存貯電容由接的硅棚造成的反型PN結和硅柵電容組成。這樣既節省了面積，增大了，又減小了位線節點電容。

聯系方式：鄒先生

聯系電話：0755-83888366-8022

手機：18123972950

QQ：2880195519

聯系地址：深圳市福田區車公廟天安數碼城天吉大廈CD座5C1

請搜微信公眾號:“KIA半導體”或掃一掃下圖“關注”官方微信公眾號

請“關注”官方微信公眾號:提供  MOS管  技術幫助