<big id="bz1vv"></big>

<track id="bz1vv"></track>

    <p id="bz1vv"><cite id="bz1vv"><listing id="bz1vv"></listing></cite></p><ins id="bz1vv"><var id="bz1vv"></var></ins>

    <em id="bz1vv"></em>

      <strike id="bz1vv"><del id="bz1vv"></del></strike>

          <video id="bz1vv"><ins id="bz1vv"></ins></video>
          <span id="bz1vv"></span><noframes id="bz1vv"><b id="bz1vv"></b>
          NMOS工藝條件和步驟及優缺點詳解

          信息來源: 時間:2020-11-25

          NMOS工藝條件和步驟及優缺點詳解


          在MOS電路的發展過程中,發展最早、最快的是PMOS集成電路,PMOS電路的生產基本上是硅平面工藝,通常稱為MOS常規工藝,它具有工藝簡單,設備不復雜、易于控制等優點。但PMOS電路存在著速度太低的突出缺點,對發展速度高、性能好的MOS 大規模集成電路帶來很大困難。PMOS工藝。為了提高電路速度和性能,科學家們對MOS 工藝進行了一系列的革新。采用了一些新材料和工藝。例如采用具有高遷移率的半導體材料,發展了NMOS和GaAsNOS集成電路;為了減小柵源、柵漏電容,發展了柵自對準MOS工藝;在絕緣柵介質方面,采用了較之SiO2,性能更佳的Si3N4、Al2O3,等絕緣薄膜;器件的柵電極除了用大家熟知的鋁柵以外,又發展了硅粗、鋁柵;在源、漏的形成及調節器件閾值電壓大小、正負等方面,采用了離子注入技術。PMOS工藝。這樣就使MOS集成電路工藝大大超出了硅平面工藝的范圍,顯示了MOS工藝的新特點。本章主要介紹NNOS:CMOS工藝及這些工藝中采用的一些新工藝和新技術。

          一、NMOS工藝

          N溝道工藝是MOS電路較早就選擇工藝,因為理論上電子遷移率大得多,可以制成大跨導的MOS器件。NMOS工藝。但由于Si-SiO2界面處存在正電荷,往往容易造成N溝道耗盡型,而要制成N溝道增強型卻比較困難。因此,早期的發展速度不如PMOS電路,但終因它有突出的優點,隨著MOS技術的發展,目前速度較高的大規模 MOS集成電路中,NMOS已占重要的地位。

          1、NMOS的優點

          NMOS電路的優點很多,大致可歸納以下三點:

          (1)開關速度高

          MOS集成電路的開關速度,與器件充放電等效時間常數NMOS工藝有關。若image.png小,電路的速度就快,從第二章倒相器開關響應的討論中知道;

          image.png

          其中image.png。因為電子的遷移率約為空穴遷移率的三倍,若其它參數相同,則image.png應為image.png的三倍,所以image.pngimage.png的1/3,可見N溝道MOS器件對電容image.png的充放電速度比P溝道MOS器件快,所以電路的開溝道MOS器件快,所以電路的開關速度高。

          (2)閥值電壓低

          由于SiO2中存在著正電荷,容易產生N溝道耗盡型,但可采取一定措施,使VT從負值向正值方向移動,以獲得較小的正VT值。NMOS工藝。所以N溝道增強型器件的閾值電壓必然是比較低的,從而可以在低電源下工作,一方面可以降低功耗,另一方面可直接與雙極型TTL電路兼容。

          NMOS工藝

          (3)有利提高集成度

          由于電子遷移率高于空穴遷移率,若取image.png,則性能相同的電路,N溝道器件可獲得較小的設計尺寸,從而使電路有較高的集成度,有利降低成本。

          2、N溝道增強型器件的獲得方法

          要制造N溝道增強型器件,必須創造一定條件,采用一定的方法來控制閾值電壓image.png。NMOS工藝。下面討論實現N溝道增強型器件的條件與方法。

          (1)用高濃度襯底制作N溝道器件

          前面討論知道,要實現N溝道增強型器件,必須滿足:

          NMOS工藝

          經過移項,得到:

          image.png(6-1)

          這是實現N溝道增強型器件的襯底摻雜電荷image.png的下限。

          為了獲得最低的表面態密度,我們采用〈100〉方向的P型Si單晶,image.png控制在image.pngimage.png。

          對于典型摻雜濃度image.png,可以估算出功函數差與強反型表面勢image.png之和為image.png。

          NMOS工藝

          將上述數據代入(6-1)式,得:

          NMOS工藝

          根據image.png,可算得:

          image.png,材料的電阻率必須小于4Ω·cm。

          如果要得到閾值電壓image.png的增強型器件,可根據VT表達式,算出:

          NMOS工藝

          可見,要實現N溝道增強型器件,采用高濃度的P型襯底是一個可行的方法。NMOS工藝。然而要使image.png,取image.png,即image.png的P型Si,這樣高濃度的襯底材料,所對應的柵調制擊穿電壓image.png只有10V,是比較低的。

          (2)襯底偏置法

          從第一章中知道,當源極與襯底之間加偏置電壓以后,可以使MOS器件產生一個附加閾值電壓image.png。NMOS工藝。由附加閾值電壓表達式知道,影響image.png有三個因素,即image.png,image.pngimage.png。因此,只要加一個較大的image.png,就可使image.png,并且還可以適當降低image.pngimage.png,以提高image.png和速度。

          NMOS工藝

          圖6-2表明N溝道器件有效image.png和背面柵偏壓image.png的關系。

          曲線(A)表示襯底的摻雜濃度image.pngimage.png(合理的耐壓)、image.pngimage.pngimage.pngimage.png時的起始值)的情況。

          曲線(B)表示image.png,其余條件與(A)相同。

          曲線(A’)為預先加image.png(其余條件與(A)相同),image.png時的情況。實際是把曲線(A)向左平移1V,即得到(A)。

          如果起始image.png的N溝道器件,施加image.png的偏壓,有效的image.png可達5V??梢娛┘?img src="/userfiles/images/2020/11/25/2020112516405921.png" title="image.png" alt="image.png"/>對控制N溝道image.png有明顯的作用。NMOS工藝。在實際電路中,為了獲得一個合理的image.png,需要施加一個額外的電源image.png,因此使用不如單一電源的方便。

          聯系方式:鄒先生

          聯系電話:0755-83888366-8022

          手機:18123972950

          QQ:2880195519

          聯系地址:深圳市福田區車公廟天安數碼城天吉大廈CD座5C1

          請搜微信公眾號:“KIA半導體”或掃一掃下圖“關注”官方微信公眾號

          請“關注”官方微信公眾號:提供  MOS管  技術幫助

          半導體公眾號.gif

          推薦文章

          亚洲精品无码久久千人斩探花|两个人看的www高清|国产亚洲青草蜜芽香蕉精品|国产三级精品三级在专区